반응형
1. Design Soruces 에서 마우스 우클릭하여 Add Sources 선택
2. 2번째 design sources 클릭(테스트 벤치 나 스티뮬러스 생성시에는 3번째)
3. Create File 클릭하여 type 및 name 설정 후 OK 클릭
4. Finish 선택 하면 입출력 포트 선택하라고 하는데 코드에서 지정가능하니 스킵
5. 생성 완료
반응형
'공부 > Verilog HDL' 카테고리의 다른 글
| Vivado 기초 : Project 생성 (0) | 2022.03.13 |
|---|
