IC 회로설계 Pull down(Load Switch)

이번에 IC 회로설계를 처음해보면서 놓칠 수 있는 문제 중 하나를 적어보려고해요

고수분들은 절대 놓칠 수 없겠지만 초보인 저는 이걸 간과해버리고 설계를 했네요 ㅠㅠ

SMT 까지 전부 진행된 상태에서 발견해서.. 재작업하느라 납땜 연습 꽤나 했어요..

저어엉말 간단한 문제이고 실수이지만 처음하시는 분들은 이러한 실수를 할 수도 있을거라 생각하며.. 글 남겨볼게요

더불어 LoadSwitch 라는 소자에 대한 소개도 해드리려구 합니다

 

*SMT : 간단하게 말씀드리면 납땜 공정 이라고 생각하시면 돼요!

 

먼저 설명에 앞서 LoadSwitch 에 대해서 간략히 설명해드리자면~

말 그대로 일종의 스위치라고 볼 수 있습니다.

Enable 컨트롤을 통해서 전원의 path 를 열어줬다가 닫았다가 하는거죠

일반적인 사용용도로는 낮은 전압(소신호)를 사용해서 높은 전압(5V~20V 이상)을 컨트롤하는 용도로 사용하게 됩니다.

또한 input 과 output 사이의 전위차가 발생해서 출력쪽에 약간에 전압드랍이 발생하는데요!

이를 활용해서 LDO 와 비슷한 용도로도 사용할 수 있습니다.

 

*LDO : Low Dropout, 전압을 낮춰주는 IC

 

다시 문제로 돌아와보면 위 LoadSwitch를 사용하다가 발생한 문제입니다. 

이 Switch 를 사용하여 전원의 공급을 컨트롤 하였는데, 완성 후 회로가 동작을 않아.. 확인하기 시작했습니다. ㅠㅠ

원인을 확인해보니 이 IC 의 EN 의 전압이 문제였어요.

켜지려면 1V 이상이 인입 되어야 하는데 0.7V에서 애매하게 걸려있었거든요.

아래는 문제의 회로입니다.

위의 회로는 본래 회로에서 글의 설명에 필요한 부분만 남겨둔 회로입니다.(간략화 한 회로)

-- 추가 : EN 쪽에 따로 Pulldown 저항이 있는데 그림에서 빼먹었네요 ㅠㅠㅠ 그림 수정하겠습니당

 

동작은 FET를 통해서 아래와 같이 컨트롤 됩니다. 

FET OFF --> EN 전원인가 --> LoadSwitch ON

FET ON --> EN GND 쇼트 --> LoadSwitch OFF

이 동작을 목표로 설계되었습니다.

 

그런데 FET가 OFF 되어 GND와 open 되어 EN에 3.3V가 인가되어야 하는데 실측해보니 0.7V 가 걸려있었습니다.

이유는 DATASHEET 를 찾아보다가 확인했습니다 ㅠㅠ

 

바로 EN 단에 Pulldown 저항이 있었기 때문입니다.

해당 저항이 50Kohm 정도의 값을 가지고 있다보니, ON 상태에서 전원이 분배 되면서

전압 강하가 이루어졌던 것입니다.

 

그래서 3.3V 아래의 저항값을 낮추는 방법을 통해 해결할 수 있었는데요

 

회로설계 간에 제일 중요한 것은 DATASHEET 꼼꼼히 읽는 것인 것 같습니다..

 

가장 간단한 부분을 놓치니 어이가 없었지만 다 제 실수니 ㅠㅠ 

이 글을 보시는 분들은 꼭 IC 의 INPUT 핀 구성이 어떻게 되어있는지 확인 하시고 설계하시기 바라요~